

Übung zu Betriebssysteme

Zeitscheibenscheduling

21. Dezember 2018 & 7. Januar 2019

Andreas Ziegler
Bernhard Heinloth

Lehrstuhl für Informatik 4
Friedrich-Alexander-Universität Erlangen-Nürnberg



Lehrstuhl für Verteilte Systeme
und Betriebssysteme



FRIEDRICH-ALEXANDER
UNIVERSITÄT
ERLANGEN-NÜRNBERG

TECHNISCHE FAKULTÄT

Motivation

```
int i = 0;
while (true){
    Secure section;
    kout << i++ << endl;
    scheduler.resume();
}
```

Unterbrechende Ablaufplanung

```
int i = 0;
while (true){
    Secure section;
    kout << i++ << endl;
}
```

Unterbrechende Ablaufplanung

```
int i = 0;
while (true){
    Secure section;
    kout << i++ << endl;
    _____
}
```

⚡ Scheduler Interrupt

Unterbrechende Ablaufplanung

```
int i = 0;
while (true){
    Secure section;
    kout << i++ << endl;
    _____
}
```

⚡ Scheduler Interrupt


Aufgabe: **Präemptives Scheduling mittels Timer.**

Zeitgeber

Programmable Interval Timer (PIT)

- Standardtimer seit 1981 (IBM-PC, Intel 8253/8254)
- ca. 1193182 Hz ($= \frac{1}{3}$ NTSC-Freq.)
- drei Kanäle mit je einen 16 bit Zähler
 - **Kanal 0** löst standardmäßig alle 54.9254ms IRQ 0 aus
 - **Kanal 1** früher für Arbeitsspeicher
 - **Kanal 2** für PC Speaker (Tonfrequenz)
- Genauigkeit: 828 ns

Programmable Interval Timer (PIT)



Programmable Interval Timer (PIT)

- Standardtimer seit 1981 (IBM-PC, Intel 8253/8254)
- ca. 1193182 Hz ($= \frac{1}{3}$ NTSC-Freq.)
- drei Kanäle mit je einen 16 bit Zähler
 - **Kanal 0** löst standardmäßig alle 54.9254ms IRQ 0 aus
 - **Kanal 1** früher für Arbeitsspeicher
 - **Kanal 2** für PC Speaker (Tonfrequenz)
- Genauigkeit: 828 ns
- via PIC bzw. I/O APIC → (relativ) langsam

Programmable Interval Timer (PIT)

- Standardtimer seit 1981 (IBM-PC, Intel 8253/8254)
- ca. 1193182 Hz ($= \frac{1}{3}$ NTSC-Freq.)
- drei Kanäle mit je einen 16 bit Zähler
 - **Kanal 0** löst standardmäßig alle 54.9254ms IRQ 0 aus
 - **Kanal 1** früher für Arbeitsspeicher
 - **Kanal 2** für PC Speaker (Tonfrequenz)
- Genauigkeit: 828 ns
- via PIC bzw. I/O APIC → (relativ) langsam
- *ausreichend für BS*

Programmable Interval Timer (PIT)

- Standardtimer seit 1981 (IBM-PC, Intel 8253/8254)
- ca. 1193182 Hz ($= \frac{1}{3}$ NTSC-Freq.)
- drei Kanäle mit je einen 16 bit Zähler
 - **Kanal 0** löst standardmäßig alle 54.9254ms IRQ 0 aus
 - **Kanal 1** früher für Arbeitsspeicher
 - **Kanal 2** für PC Speaker (Tonfrequenz)
- Genauigkeit: 828 ns
- via PIC bzw. I/O APIC → (relativ) langsam
- *ausreichend für BS (bis WS13), geht aber besser.*

Real Time Clock (RTC)

- seit 1984 (IBM-PC/AT)
- 32768 Hz (= 2^{15} Hz, Verwendung in Uhren)
 - Standardmäßig Interrupts bei 1024 Hz (fast 1 ms)
 - 12 weitere Möglichkeiten von 2 bis 8192 Hz durch Vorteiler
 - IRQ 8 (Problem?)
- für Zeit & Datum
- Betrieb im ausgeschalteten Zustand mittels Batterie

Time Stamp Counter (TSC)

- seit 1993 (Pentium)
- 64 bit, auslesbar über Assemblerinstruktion `rdtsc`
- Taktfrequenz wie CPU
 - ursprünglich Erhöhung mit jedem Clock-Signal
 - unterschiedliche Takte abhängig vom Stromsparmodus
 - bei neueren Versionen: konstante Rate entsprechend nominaler Geschwindigkeit
- kann keinen Interrupt auslösen

ACPI Power Management Timer

- seit es ACPI-Mainboards gibt (1996)
- 3579545 Hz (= NTSC-Freq.)
- ein 24 oder 32 bit Zähler
 - besser als alte (nicht konstante) TSC
 - Zugriff über I/O Port
- kann auch keinen Interrupt auslösen

High Precision Event Timer (HPET)


- von Intel und Microsoft 2005 als PIT- & RTC-Ersatz veröffentlicht
- ≥ 10 MHz
- ein 64 bit Zähler
 - min. drei 32 oder 64 bit breite Vergleichseinrichtungen
 - konfigurierbarer Interrupt bei Gleichheit
- Genauigkeit: 100 ns oder besser

- ≥ 100 MHz
- 32 bit Zähler
- Taktfrequenz wie CPU Busfrequenz
 - abhängig vom System
 - aber unabhängig von Stromsparmmodus
 - Interrupt geht nur an den entsprechenden Kern
 - 8 Möglichkeiten (bis $\frac{1}{128}$ Busfrequenz) durch Vorteiler
- Genauigkeit: 10 ns oder besser


- ≥ 100 MHz
- 32 bit Zähler
- Taktfrequenz wie CPU Busfrequenz
 - abhängig vom System
 - aber unabhängig von Stromsparmmodus
 - Interrupt geht nur an den entsprechenden Kern
 - 8 Möglichkeiten (bis $\frac{1}{128}$ Busfrequenz) durch Vorteiler
- Genauigkeit: 10 ns oder besser

Perfekt für unsere Bedürfnisse


Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers



Funktionsweise des LAPIC Timers




Funktionsweise des LAPIC Timers



Funktionsweise des LAPIC Timers

Divide Configuration Register


0xfee003e0



...

Divide Configuration Register


0xfee003e0



Funktionsweise des LAPIC Timers

Divide Configuration Register

0xfee003e0




0xfee00320

Timer Control Register

Divide Configuration Register

0xfee003e0




0xfee00320

Timer Control Register



Aufbau des Timer Control Register Eintrags



Zusammenfassung LAPIC Timer

- jede CPU hat einen eigenen 32bit Timer
- Änderung am INITIAL COUNT REGISTER startet den Timer
- zu Beginn wird der initiale Startzählwert aus dem INITIAL COUNT REGISTER in das CURRENT COUNT REGISTER kopiert
- welches im $\frac{\text{Bustakt}}{\text{Vorteiler}}$ dekrementiert wird
- bei 0 wird – sofern aktiviert – ein Interrupt ausgelöst
- je nach Betriebsmodus wird gestoppt oder wieder neu begonnen

Umsetzung

windup stellt das Unterbrechungsintervall (z.B. alle 1000 Mikrosekunden) ein

activate setzt den Timer und aktiviert Interrupts

prologue fordert Epilog an
(und kann zu Testzwecken eine Ausgabe tätigen)

epilogue wechselt die Anwendung mittels
`scheduler.resume()`

windup stellt das Unterbrechungsintervall (z.B. alle 1000 Mikrosekunden) ein

activate setzt den Timer und aktiviert Interrupts

prologue fordert Epilog an
(und kann zu Testzwecken eine Ausgabe tätigen)

epilogue wechselt die Anwendung mittels
`scheduler.resume()`

- Scheduling läuft nun auf Epilogebe
(d.h. automatische Synchronisation der Ready-Liste)

windup stellt das Unterbrechungsintervall (z.B. alle 1000 Mikrosekunden) ein

activate setzt den Timer und aktiviert Interrupts

prologue fordert Epilog an
(und kann zu Testzwecken eine Ausgabe tätigen)

epilogue wechselt die Anwendung mittels
`scheduler.resume()`

- Scheduling läuft nun auf Epilogebe-
ne (d.h. automatische Synchronisation der Ready-Liste)
- somit `Guarded_Scheduler` für
Anwendungsebene notwendig

1. Frequenz des LAPIC-Timers herausfinden

1. Frequenz des LAPIC-Timers herausfinden

- Kalibrieren unter Verwendung des PIT

1. Frequenz des LAPIC-Timers herausfinden

- Kalibrieren unter Verwendung des PIT
- in der (vorgegebenen) Funktion `LAPIC::timer_ticks`
(Funktion gibt die Anzahl der Ticks in einer Millisekunde zurück)

1. Frequenz des LAPIC-Timers herausfinden

- Kalibrieren unter Verwendung des PIT
- in der (vorgegebenen) Funktion `LAPIC::timer_ticks`
(Funktion gibt die Anzahl der Ticks in einer Millisekunde zurück)
- benötigt jedoch zum Setzen der LAPIC Timer Register die noch zu implementierende Funktion `LAPIC::setTimer`

1. Frequenz des LAPIC-Timers herausfinden

- Kalibrieren unter Verwendung des PIT
- in der (vorgegebenen) Funktion `LAPIC::timer_ticks`
(Funktion gibt die Anzahl der Ticks in einer Millisekunde zurück)
- benötigt jedoch zum Setzen der LAPIC Timer Register die noch zu implementierende Funktion `LAPIC::setTimer`
- Datei `lapic_registers.h` bietet passende Structs und eine `write`-Funktion

Probleme bei Umrechnung der Zeiteinheit

2. Initialen Wert und Vorteiler korrekt setzen

2. Initialen Wert und Vorteiler korrekt setzen

- Interrupt soll alle n Mikrosekunden ausgelöst werden

2. Initialen Wert und Vorteiler korrekt setzen

- Interrupt soll alle n Mikrosekunden ausgelöst werden
- Startwertzähler $initial = \frac{n \cdot \text{LAPIC}::\text{timer_ticks}()}{\text{Vorteiler} \cdot 1000}$ berechnen, dabei gilt $\text{Vorteiler} = 2^x$ mit $x \in \{0, \dots, 7\}$

2. Initialen Wert und Vorteiler korrekt setzen

- Interrupt soll alle n Mikrosekunden ausgelöst werden
- Startwertzähler $initial = \frac{n \cdot \text{LAPIC}::\text{timer_ticks}()}{\text{Vorteiler} \cdot 1000}$ berechnen, dabei gilt $\text{Vorteiler} = 2^x$ mit $x \in \{0, \dots, 7\}$
- Möglichst kleiner Vorteiler, aber kein Überlauf (32bit!)

2. Initialen Wert und Vorteiler korrekt setzen

- Interrupt soll alle n Mikrosekunden ausgelöst werden
- Startwertzähler $initial = \frac{n \cdot \text{LAPIC}::\text{timer_ticks}()}{\text{Vorteiler} \cdot 1000}$ berechnen, dabei gilt $\text{Vorteiler} = 2^x$ mit $x \in \{0, \dots, 7\}$
- Möglichst kleiner Vorteiler, aber kein Überlauf (32bit!)
- Überlauferkennung: Berechnung mit 64bit (siehe `Math::div64`), auf 32bit casten und Werte vergleichen

2. Initialen Wert und Vorteiler korrekt setzen

- Interrupt soll alle n Mikrosekunden ausgelöst werden
- Startwertzähler $initial = \frac{n \cdot \text{LAPIC}::\text{timer_ticks}()}{\text{Vorteiler} \cdot 1000}$ berechnen, dabei gilt $\text{Vorteiler} = 2^x$ mit $x \in \{0, \dots, 7\}$
- Möglichst kleiner Vorteiler, aber kein Überlauf (32bit!)
- Überlauferkennung: Berechnung mit 64bit (siehe `Math::div64`), auf 32bit casten und Werte vergleichen
- *Protipp*: auch elegant lösbar

```
uint64_t tmp = Math::div64((uint64_t)n *
                           lapic.timer_ticks(), 1000);
int x = 0;
while (tmp >> (32+x) != 0)
    x++;
uint32_t initial = tmp >> x;
uint8_t vorteiler = 1 << x;
```

Ablaufbeispiel (Standardfall)

app1

 E_0 (Anwendung)

$E_{\frac{1}{2}}$ (Epilog)

E_1 (IRQ/Prolog)

Ablaufbeispiel (Standardfall)




app1

 E_0 (Anwendung)


$E_{\frac{1}{2}}$ (Epilog)

E_1 (IRQ/Prolog)


Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)




Ablaufbeispiel (Standardfall)



Ablaufbeispiel (Standardfall)



Ablaufbeispiel (Standardfall)



Ablaufbeispiel bei Faden in Systemebene

app1

 E_0 (Anwendung)

$E_{\frac{1}{2}}$ (Epilog)

E_1 (IRQ/Prolog)

Ablaufbeispiel bei Faden in Systemebene


app1 enter
 E_0 (Anwendung)

The diagram illustrates a thread's execution flow. It starts at the application level (E_0) with a wavy line representing the application's execution. This line is labeled 'app1' at its start and 'enter' at its end. A vertical line then descends from the 'enter' point, crossing a horizontal boundary line that separates the application level from the kernel level. Below this boundary, the thread continues its execution in the kernel level, labeled as $E_{\frac{1}{2}}$ (Epilog). A second horizontal boundary line is shown further down, separating the kernel level from the system level (E_1), which is labeled as (IRQ/Prolog).

$E_{\frac{1}{2}}$ (Epilog)


E_1 (IRQ/Prolog)

Ablaufbeispiel bei Faden in Systemebene




E_1 (IRQ/Prolog)


Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene




Ablaufbeispiel bei Faden in Systemebene



Ablaufbeispiel bei Faden in Systemebene



Ablaufbeispiel bei Faden in Systemebene



Ablaufbeispiel mit neuem Thread

app1

 E_0 (Anwendung)

$E_{\frac{1}{2}}$ (Epilog)

E_1 (IRQ/Prolog)

Ablaufbeispiel mit neuem Thread


app1 enter
 E_0 (Anwendung)




$E_{\frac{1}{2}}$ (Epilog)

E_1 (IRQ/Prolog)


Ablaufbeispiel mit neuem Thread



Ablaufbeispiel mit neuem Thread




Ablaufbeispiel mit neuem Thread




E_1 (IRQ/Prolog)


Ablaufbeispiel mit neuem Thread




Ablaufbeispiel mit neuem Thread




Ablaufbeispiel mit neuem Thread



Ablaufbeispiel mit neuem Thread



Ablaufbeispiel mit neuem Thread



Besonderheiten bei MPStuBS

Anwendungsfaden beenden

Präemptives Beenden mittels `Scheduler::kill(Thread&)`

Anwendungsfaden beenden

Präemptives Beenden mittels `Scheduler::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen
bzw. Kill-Flag setzen und bei `resume` prüfen

Anwendungsfaden beenden

Präemptives Beenden mittels `Scheduler::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen
bzw. Kill-Flag setzen und bei `resume` prüfen
(Was muss man tun, damit der Thread sich selbst killen kann?)

Anwendungsfaden beenden

Präemptives Beenden mittels `Scheduler::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen
bzw. Kill-Flag setzen und bei `resume` prüfen
(Was muss man tun, damit der Thread sich selbst killen kann?)

MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

Anwendungsfaden beenden

Präemptives Beenden mittels `Scheduler::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen bzw. Kill-Flag setzen und bei `resume` prüfen (Was muss man tun, damit der Thread sich selbst killen kann?)

MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

- Kill-Flag setzen (wie gehabt)

Anwendungsfaden beenden

Präemptives Beenden mittels `Schedul.er::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen bzw. Kill-Flag setzen und bei `resume` prüfen (Was muss man tun, damit der Thread sich selbst killen kann?)

MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

- Kill-Flag setzen (wie gehabt)
- falls er nicht in der Ready-Liste ist, läuft er wohl gerade auf einer anderen CPU

Anwendungsfaden beenden

Präemptives Beenden mittels `Schedul.er::kill(Thread&)`

OOStuBS keine Änderung: aus der Ready-Liste entfernen bzw. Kill-Flag setzen und bei `resume` prüfen (Was muss man tun, damit der Thread sich selbst killen kann?)

MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

- Kill-Flag setzen (wie gehabt)
- falls er nicht in der Ready-Liste ist, läuft er wohl gerade auf einer anderen CPU
- diese andere CPU muss benachrichtigt werden

Anwendungsfaden beenden

Präemptives Beenden mittels `Schedul.er::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen bzw. Kill-Flag setzen und bei `resume` prüfen (Was muss man tun, damit der Thread sich selbst killen kann?)

MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

- Kill-Flag setzen (wie gehabt)
- falls er nicht in der Ready-Liste ist, läuft er wohl gerade auf einer anderen CPU
- diese andere CPU muss benachrichtigt werden
→ INTER PROCESSOR INTERRUPT (IPI)

Anwendungsfaden beenden


Präemptives Beenden mittels `Schedul.er::kill(Thread&)`

OOSTuBS keine Änderung: aus der Ready-Liste entfernen bzw. Kill-Flag setzen und bei `resume` prüfen (Was muss man tun, damit der Thread sich selbst killen kann?)


MPStuBS der Anwendungsfaden kann auch gerade auf einer anderen CPU laufen

- Kill-Flag setzen (wie gehabt)
- falls er nicht in der Ready-Liste ist, läuft er wohl gerade auf einer anderen CPU
- diese andere CPU muss benachrichtigt werden
 - INTER PROCESSOR INTERRUPT (IPI)
- die angesprochene CPU muss dann das Kill-Flag des aktuellen Prozesses prüfen

Inter Processor Interrupt



Inter Processor Interrupt



Inter Processor Interrupt

```
sendIPI(destination, data)
```

Inter Processor Interrupt

`sendCustomIPI(logicalDestination, vector)`

verwendet



`sendIPI(destination, data)`

Inter Processor Interrupt

`sendCustomIPI(logicalDestination, Interrupt, vector)`

verwendet



`sendIPI(destination, data)`

Inter Processor Interrupt

`sendCustomIPI(logicalDestination, vector)`

The diagram illustrates the relationship between `sendCustomIPI` and `sendIPI`. Red brackets above the parameters of `sendCustomIPI` identify `logicalDestination` as the `Empfängermaske` (Receiver Mask) and `vector` as the `Interrupt`. A green bracket underlines the entire `sendCustomIPI` call, with the label `verwendet` (uses) centered below it. A green arrow points from this bracket down to the `destination` parameter of the `sendIPI` function shown below.

verwendet

`sendIPI(destination, data)`

Inter Processor Interrupt

unter Zuhilfenahme von
`getLogicalLAPICID(cpu)`



Empfängermaske

Interrupt

`sendCustomIPI(logicalDestination, vector)`

verwendet



`sendIPI(destination, data)`

Was kann hier schon schief gehen?

```
lock[system.getCPUID()] = true;
```

Was kann hier schon schief gehen?

```
lock[system.getCPUID()] = true;
```

Viel - diese Zeile wird nicht atomar ausgeführt:

```
; Array lock an Adresse 0x2000  
call <system.getCPUID>  
mov [eax+0x2000], 0x1
```

Was kann hier schon schief gehen?

```
lock[system.getCPUID()] = true;
```

Viel - diese Zeile wird nicht atomar ausgeführt:

```
; Array lock an Adresse 0x2000
```

```
call <system.getCPUID>
```

```
mov [eax+0x2000], 0x1
```

⚡ Scheduler Interrupt

Was kann hier schon schief gehen?

```
lock[system.getCPUID()] = true;
```

Viel - diese Zeile wird nicht atomar ausgeführt:

```
; Array lock an Adresse 0x2000
```

```
call <system.getCPUID>
```

```
mov [eax+0x2000], 0x1
```

⚡ Scheduler Interrupt

Was passiert nun, wenn der Anwendungsfaden anschließend auf einer anderen CPU eingeplant wird?

- Kann nun eine fehlerhafte Anwendung unser Betriebssystem blockieren?

- Kann nun eine fehlerhafte Anwendung unser Betriebssystem blockieren?
- Ist unser implementiertes Schedulingverfahren *fair*?

- Kann nun eine fehlerhafte Anwendung unser Betriebssystem blockieren?
- Ist unser implementiertes Schedulingverfahren *fair*?
- Unter welchen Umständen wäre es effizienter, den Timer abzuschalten (Stichwort *tickless*)?

Fragen über Fragen

- Kann nun eine fehlerhafte Anwendung unser Betriebssystem blockieren?
- Ist unser implementiertes Schedulingverfahren *fair*?
- Unter welchen Umständen wäre es effizienter, den Timer abzuschalten (Stichwort *tickless*)?
- Sollen wir beim IPI in `Scheduler::kill` auf Antwort warten?

weitere Fragen?

**Wir wünschen euch ein frohes Fest
und einen guten Rutsch ins neue Jahr**